对于某些问题,量子计算有望比传统计算具有显著的计算优势。然而,量子硬件的错误率比传统硬件高得多。因此,需要进行广泛的量子纠错才能执行有用的量子算法。解码器是纠错方案的关键组件,其作用是比错误在量子计算机中积累的速度更快地识别错误,并且必须使用最少的硬件资源来实现,才能扩展到实际应用的范围内。在这项工作中,我们考虑了表面码纠错,这是量子计算中最流行的纠错码系列,我们为 Union-Find 解码算法设计了一个解码器微架构。我们提出了一种三阶段全流水线硬件实现的解码器,可显著加快解码器的速度。然后,我们优化了同时对量子计算机的所有逻辑量子位执行纠错所需的解码硬件数量。通过在逻辑量子位之间共享资源,我们将硬件单元数量减少了 67%,内存容量减少了 70%。此外,我们使用低开销压缩算法将解码过程所需的带宽减少了至少 30 倍。最后,我们提供了数值证据,证明我们优化的微架构可以快速执行,足以纠正量子计算机中的错误。
主要关键词